2-4-2024

ANDRADE SALAZAR, IGNACIO

Centro Universitario de los Valles, Universidad de Guadalajara

Programación de sistemas reconfigurables

Tarea 6. Sistemas secuenciales

Ingeniería en electrónica y computación

**Sistemas secuenciales**

**1.-Haga un resumen de la introducción cap3 Lógica secuencial estructuras y diseño, mínimo de cinco renglones, incluya la imagen.**

Las estructuras de programación analizadas hasta aquí operan sobre entidades cuyo funcionamiento depende de forma exclusiva de una serie de combinaciones selectivas de entrada. Sin embargo, otro tipo de sistemas “combinatorios” se puede realizar mediante declaraciones concurrentes o secuenciales. Sin embargo, existe otro tipo de sistemas “lógico-secuencial”, donde la sincronía en la ejecución de sus operaciones es muy importante y la salida no solo depende del valor de la combinación de entrada, sino de la secuencia pasada del sistema “memoria”

**2--¿Cuáles son los dos tipos de sistemas secuenciales?**

Básicamente se conocen dos tipos de sistemas secuenciales: síncronos y asíncronos. Los sistemas síncronos son aquellos cuyo comportamiento esta sincronizado mediante un pulso de reloj. En tanto, el funcionamiento de los sistemas asíncronos depende del orden y el momento en el cual se aplican sus señales de entrada, por lo que no requieren de un pulso de reloj para la sincronización de sus acciones.

**3.-Transcriba la sección 3.1 Elementos de memoria**

En el diseño de los sistemas síncronos o asíncronos, el elemento de memoria utilizado indistintamente se conoce con el nombre de flip-flop o celda binaria. La característica principal de un flip-flop consiste en mantener o almacenar un bit de manera indefinida hasta que, a través de un pulso (sincronia) o una señal (asíncrono), cambie de estado. Los Flip-flop mas conocidos son los del tipo: SR, JK, T Y D.

**4.- Elabore el dibujo de cada flip flop y sus tablas de verdad, todo por Usted no copia**

Imagen que contiene Diagrama

Descripción generada automáticamente

**5.- ¿Cuál es la diferencia entre un Latch y un Flip Flop?**

En el Latch el dispositivo almacena un bit de información de manera asíncrona; es decir, la alteración del estado de almacenamiento “salida” se produce mediante una señal y no de una entrada de reloj. Y por el contrario un flip-flop su estado de almacenamiento depende de un pulso de reloj (clk).

**6.- Describa la figura 3.5, además incluya figura y código.**

La figura describe un latch como parte de un proceso (línea 8). En este caso, el latch se crea con la condicione siguiente: si control =’1’ se asigna dato a la salida. De esta manera, es suponer que si control=’0’, la salida mantendrá su valor previo.

library ieee;

use ieee.std\_logic\_1164.all;

entity latch is

port ( dato, control: in std\_logic;

salida: out std\_logic);

end latch;

architecture ejemplo of latch is

process ( dato, control)

begin

if control='1' then

salida <=dato ;

end if;

end process;

end ejemplo;

Diagrama, Esquemático

Descripción generada automáticamente

**7.- Describa la figura 3.6 además incluya figura 3.6 y listado 3.1**

El funcionamiento del flip-flop tipo D referido se analiza considerando la combinación de entrada indicada en la tabla de verdad de la figura 3.6 a).

library ieee;

use ieee.std\_logic\_1164.all;

entity ffd is port (

D, clk: in std\_logic;

Q: out std\_logic);

end ffd;

architecture arq\_ffd of ffd is

begin

process (clk) begin

if (clk'event and clk='1' ) then

Q <= D;

end if;

end process;

en arq ffd;

Diagrama

Descripción generada automáticamente